隨手記錄

Input Currents (IIL/IIH) 輸入電流

⬛ 什麼是 IIL/IIH？

❏ IIL：

　① The current (I) in an input (I) when it is forced low (L).

　② IIL是輸入電流。

　③ IIL是input pin的輸入電流。

　④ IIL是輸入端在Low時的電流。

❏ IIH：

　① The current (I) in an input (I) when it is forced to High (H).

　② IIH是輸入電流。

　③ IIH是input pin的輸入電流。

　④ IIH輸入端在High時的電流。

⬛ 為什麼要測試 IIL/IIH?

IIL是量測 input pin 到 VDD 之間的電阻、阻抗。

IIH是量測 input pin 到 VSS 之間的電阻、阻抗。

IIL/IIH 測試 -- 是要確保 input pin 的輸入阻抗符合設計的參數 及 保證 input 不會產生超出規格的 IIL/IIH 電流。它也是一個識別CMOS元件是否有問題的好方法。如下所述，有幾種方法可用來執行 IIL/IIH 的測試。

⬛ IIL/IIH -- Serial/Static Test Method

 IIL/IIH -- 序列/靜態的測試方法

● 執行 IIL 測試的方法

① 提供VDDmax 給元件

② 使用 functional drivers (VIH)將所有的 input pin 都設定到 邏輯1的。

③ DC的量測系統 (PMU) force 每根 input pin 到 Low。 (量測時 Pin driver 和待測 pin 是分開的)

④ 量測電流 ，並和規格表上的 IIL 限制值去做比較。

⑤ 重覆上述過程對每一個 INPUT PIN 施作，直到所有的 INPUT PIN 都被測試過。

● 執行 IIH 測試的方法

① 提供VDDmax 給元件

② 使用 functional drivers (VIL) 將所有的 input pin 都設定到 邏輯0的。

③ DC的量測系統 (PMU) force 每根 input pin 到 High。 (量測時 Pin driver 和待測 pin 是分開的)

④ 量測電流 ，並和規格表上的 IIH 限制去做比較。

⑤ 重覆上述過程，並對每一個 INPUT PIN 施作，直到所有的 INPUT PIN 都被測試過。

一定要驗證VDD, Vin(供應的電壓) 及  IIL/IIH 的值。在測試 IIL/IIH 時需要使用到 Current clamp.

注意：對某些類型的元件，將所有的 input pin 設定到 high 或 Low時，可能會產生一些問題。而替代的序列量測方法則是單獨的去量測每一根 Pin。首先force Low 到待測 Pin，然後量測其電流。接著 force High，並量測其電流。並在量測下一根Pin之前，將測試 Pin 回復到其原來的狀態。

序列測試的優點是可以量測到每一根的電流，且可以量測 pin 和 pin 之間的電流。因為待測 Pin在量測的同時，和其它 Pin 是處在不同的電壓。因為有電壓差的原故，任何在input間的漏電路將可以被發現。而其缺點則是在測試時間太長，因為它需要分別、單獨的對每一 Pin 去做量測的動作。

⬛ 特殊說明

同一時間設定所有的input 到 High 或 Low 可能會造成待測元件出現失效、無效的模式。所以在設定之前要先檢查、比對功能直值表(Functional true table).。此外，還需要特別注意的是，在 IIL/IIH的測試過程中，雙向(bi-directional)Pins可能會在無意間被打開。如果這些Pins由測試機台驅動，高的IDD電流可能導致DUT內部電壓下降到輸入端電壓以下，導致輸入保護裝置消耗電流。

如果是CMOS元件，而且雙向腳是在浮動(Floating)的狀態下，此時可能會出現高電流。若要解決這個問題，可以在雙向腳上接一個負載讓其將狀態拉到固定的1或0。若時雙向腳在無意間被打開時，則電流則可被負載所限制

注意

IIL/IIH 輸入電流的量測，通常只被執行在純輸入腳。我們可去研讀元件的規格表，用以來決定哪些Pin要來執行此項測試。而在一般的狀況下若要量測CMOS，VDD是設定到VDDmax(最壞的狀況)，然後所有input 被設定到電壓 0 和 VDDmax。

⬛ IIL/IIH 電阻的計算

當施加VDD時，輸入漏電測試(Input leakage test)是量測input 到 VSS 間的電阻。

當施加VSS時，輸入漏電測試(Input leakage test)是量測input 到 VDD 間的電阻。

通過施加一個電壓到input pin然後量測其產生的電流，再利用歐姆定律即可計算出電阻。而元件的規格表中則會定義當測試電壓(Vin)被施加到input pin時，Input pin 容許最大的 IIL/IIH 電流。

使用歐姆定律，可以找到最小允許的電阻值

歐姆定律可以用以下表示： R = E / I

R：電阻。被測的電阻。

E：電壓。穿過電阻的電壓。

I：電流。最大電流( IIL/IIH )

⬛ IIL/IIH - 並列測試方法(Parallel Test Method)

某些的測試系統有能力可以去執行並列(Parallel)的漏電(Leakage)量測。 「並列量測」指的就是所有的量測在單獨及獨立的基礎下同時被執行。「並列漏電量測」是使用 PE Card 上的 PMU 去針對每根Pin 執行。

所有的input pin 被施加 logic 1 ，並且同時量測每根 Pin 的電流。

所有的input pin 被施加 logic 0 ，並且同時量測每根 Pin 的電流。

電流量測的結果則會和測試程式中「限制值」去做比較，並且得出 PASS/FAIL 

優點：

① 執行快速

② 每根Pin的電流可以被單獨量測。

缺點：

① Pin和Pin之間的漏電將不容易被偵測出。因為在量測 IIL/IIH 時，所有的input pin都停在相同的電壓準位。

② 此種量測方法也需要該測試系統有 Per Pin 的 PMU。

⬛ IIL/IIH - 合併量測方法 (Ganged Test Method)

某些的測試系統有能力可以去執行合併(Ganged)的漏電(Leakage)量測。「合併量測」指的就是所有的 input pin 被連接到 單一個 PMU，且同時量測所有的電流。

所有的input pin 被施加 logic 1 ，並且量測所有電流。

所有的input pin 被施加 logic 0 ，並且量測所有電流。

電流量測的結果則會和測試程式中「極限值」去做比較，並且得出 PASS/FAIL 

合併測試中單一 Pin的電流限制值可以在元件的規格表中找到。當量測到的電流超出限制時，則測試程式仍必須用l序列測試的方式再跑過一遍。當測試具有非常高阻抗的CMOS輸入時，這種合併測試的效果非常的好。這些輸入通常量測為零電流，故所有pin 電流的總和還是零。合併漏電流測試不能執行在電阻式輸入或有Pull-up、pull-down的輸入。因為漏電流的總和將會超過規格書上單一Pin的限制。

優點：可以快速的執行，且不需要per pin的PMU電路。

缺點：只能在輸入具有高阻抗時執行。且每一根Pin的值是無法得知。當合併測試fail時，則必須再用序列測試再跑一次，才氏辦法得知fail pin的漏電流值。

⬛ IIL/IIH - 排除故障

要開始排除故障之前，請開啟數據記錄器(datalogger)及觀察量測到的結果。假如有一個待測品標準可用，測試及量測結果。此結果將有以下三種可能

① 量測到的值在上限、下限之間。則此測試結果是PASS。

② 量測到的電流值超出其中一個限制。此測試的結果是FAIL，但此電流並未超標(它在量測範圍內)。

③ 量測到的電流值超出其中一個限制。此測試的結果是FAIL，但此電流超標(它不在量測範圍內)。

若要對 IIL/IIH 測試下去除錯，首先請將元件從SOCKET上移走，並重新執行測試程序。當我們在測試打開的SOCKET時，其電流應該為零。若不是，則代表是由其它的物件產生、消耗的電流。所以逐一移除硬體上的各個部件，直到找出問題。

在上面的數據記錄(Datalog)中，PIN_4的量測值剛好超出限制(如同上述的條件2)。這一種的failure最有可能是由於元件本身的缺陷、製造過程的變異或靜電損傷Pin腳所造成。從數據記錄器中我們可以看出，到VDD的路徑造成了漏電流。當GND(0V)被施加到輸入腳上時，電流從VDD流經元件並進入到PMU, 產生一個負電流。如有必要時，可以用一個電阻來取代 DUT ，用以驗證量測系統的準確性。

在上面的數據記錄中顯示PIN_2的電流十分的跨張，就如同上述條件3的描述一樣。注意，該電流代表PMU在20uA範圍內的滿刻度讀數。此種的failure最有可能是由元件內部的嚴重缺陷所造成。從datalog從可以看到至VDD的路徑產生的漏電流。當VDD施加到輸入腳上時，產生一個由PMU流進元件並到VDD的正電流。

⬛ IIL/IIH - 關鍵點

· 目的：驗證輸入緩衝器(Input buffer)在施加0V和VDD時是否提供了一個高阻抭。

· DC測試時，是使用PMU來供應電壓，並量測電流。

· 序列測試的方法速度相當的緩慢，若有可能的話，請使用其它的方式。

· 測試的限度、限制值定義在元件的規格表中。

· VDDmax是最壞情況下的測試條件。